特征
?PC100和PC133兼容
?完全同步；所有信号均呈阳性
系统时钟边缘
?内部流水线操作；列地址可以
每个时钟周期都会改变
?用于隐藏行访问/预充电的内部银行
?可编程突发长度（BL）：1、2、4、8或全部
页
?自动预充电，包括同时自动预充电
和自动刷新模式
?自动刷新模式；标准和低功耗
–64ms，4096次循环（工业）
–16ms，4096次循环刷新（自动）
?LVTTL兼容的输入和输出
?单个3.3V±0.3V电源
?AEC-Q100
?PPAP提交
?8D响应时间
选项标记
?配置
-32兆欧x4（8兆欧x4×4组）132m4
-16兆欧×8（4兆欧×8×4组）16M8
–8兆欧x16（2兆欧x16×4组）8M16
?写恢复（tWR）
选项标记
–tWR=2 CLK A2
?塑料包装——OCPL2
–54针TSOP II（400密耳）TG
–54针TSOP II（400密耳）无铅P
–60球FBGA（8mm x 16mm）FB1
–60球FBGA（8mm x 16mm）无铅BB1
–54球VFBGA（仅x16）（8mm x
8毫米）
F4
–54球VFBGA（仅x16）（8mm x
8mm）无铅
B4
?定时–循环时间
-7.5ns@CL=3（PC133）-753
-7.5ns@CL=2（PC133）-7E
-6.0ns@CL=3（仅x16）-6A
?自我刷新
–标准无
–低功耗L3
?修订版：G/：L
?工作温度范围
–工业（–40?C至+85?C）美国在台试验
–汽车（–40?C至+105?C）AAT1

描述

    128Mb的sdram是一个高速CMOS，动态随机存取存储器，包含134,217,728位。它在内部配置为一个具有同步接口的四分组DRAM(所有信号都注册在时钟信号的正边缘，CLK)。x4的33,554,432位的银行中的每一个都被组织为4096行，每2048列，每4位。x8的33,554,432位的银行被组织为4096行1024行8位。x16的33,554,432位银行中的每一个都被组织为4096行，512列，16位。

   对sdram的读写访问是面向突发的；访问从选定的位置开始，并在编程序列中继续进行编程数量的位置。访问从注册活动命令开始，然后是读或写命令。与活动命令一致注册的地址位用于选择要访问的行和行（BA[1：0]选择行；A[11：0]选择行）。与READ或写命令一致的地址位用于选择突发访问的起始列位置。

    sdram提供了可编程的读或写突发长度(BL)为1个、2个、4个或8个位置，或整个页，带有一个突发终止选项。可以启用自动预充电功能，以提供在突发序列结束时启动的自定时行预充电。

   这个128mb的sdram使用了一个内部流水线架构来实现高速操作。该体系结构与预取体系结构的2n规则兼容，但它也允许在每个时钟周期中更改列地址，以实现高速、完全随机的访问。在访问其他三家银行中的一家银行时进行预收费，将隐藏预收费周期，并提供无缝、高速、随机接入操作。

   128Mb的sdram被设计为在3.3V内存系统中运行。它提供了一种自动刷新模式，以及一种节电、断电模式。所有的输入和输出都是与LVTTL兼容的。

   这些设备提供了DRAM操作性能方面的实质性进展，包括以高数据速率同步突发数据的能力，在内部银行之间交错隐藏预充电时间的能力，以及在突发访问期间在每个时钟周期上随机改变列地址的能力。

汽车温度

汽车温度（AAT）选项符合以下规格：
?85°C以上需要16ms自动刷新率
?85°C以上不支持自刷新

?环境温度和外壳温度不得低于-40°C或高于+105°C